参考答案:DRAM芯片容量大、芯片小,高集成度,引脚数量少。故DRAM芯片将地址引脚分时复用,即用一组地址引脚传送两批地址。第一批地址称行地址,第二批地址称列地址。
cf0=0,cf1=-10,f1=20,cf2=0, f2=10,cf3=20,f3=15irrcpt=1.4795
我来回答:
最新试题
订单号: