更多"[单选题]在高速缓存（Cache）—主存储器构成的存储系统中（ ）。"的相关试题:
[单选题]在高速缓存（Cache）—主存储器构成的存储系统中，（ ）。
A.主存地址到Cache地址的变换由硬件完成，以提高速度
B.主存地址到Cache地址的变换由软件完成，以提高灵活性
C.Cache的命中率随其容量增大线性地提高
D.Cache的内容在任意时刻与主存内容完全一致
[单选题]在高速缓存 (Cache) -主存储器构成的存储系统中，（18）。
A.主存地址到 Cache 地址的变换由硬件完成，以提高速度
B.主存地址到 Cache 地址的变换由软件完成，以提高灵活性
C.Cache 的命中率随其容量增大线性地提高
D.Cache 的内容在任意时刻与主存内容完全一致
[单选题]在高速缓存系统中，主存容量为12M
B，Cache容量为400K
B，则该存储系统的容量为()。
A.12MB+400KB
B.12MB
C.12MB～12MB+400KB
D.12MB～480KB
[单选题]主存储器和CPU之间增加Cache的目的是( )。
A.解决CPU和主存之间的速度匹配问题
B.扩大主存储器容量
C.扩大CPU中通用寄存器的数量
D.既扩大主存储器容量，又扩大CPU中通用寄存器的数量
[判断题]控制存储器是用来存放微程序的存储器，它比主存储器速度快。()
A.正确
B.错误
[单选题]采用高速缓存（cache）的目的是（）
A.扩大主存容量
B.提高CPU运行速度
C.提高总线速度
D.提高主存速度
[判断题]辅助存储器用于存放当前不需要立即使用的信息，需要时再和主机交换数据，是主存储器的后备。同时又是主机的外围设备，又称为外存储器。
A.正确
B.错误
[单选题]计算机中主存储器主要由存储体、控制线路、地址寄存器、数据寄存器和（ ）组成
A.地址译码电路
B.地址和数据总线
C.微操作形成部件
D.指令译码器
[单选题]在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。
A.95%
B.98%
C.98.5%
D.99.5%
[单选题]下列关于主存储器的描述中，正确的是()。Ⅰ.CPU访存时间由存储器容量决定n.ROM和RAM在存储器中是统一编址的Ⅲ.ROM中任意一个单元可以随机访问Ⅳ.DRAM是破坏性读出，因此需要读后重写
A.Ⅰ和Ⅱ
B.Ⅱ和Ⅲ
C.Ⅲ和Ⅳ
D.Ⅱ、Ⅲ和Ⅳ
[单选题]在cpu内外常需设置多级高速缓存cache，主要目的是（ ）。
A.扩大主存的存储容量
B.提高cpu访问主存数据或指令的效率
C.扩大存储系统的容量
D.提高cpu访问外存储器的速度
