更多"基本的R－S触发器，禁止输入端R、S输入（）。"的相关试题:
[单项选择]如果把触发器的JK输入端接到一起，该触发器就转换成（）触发器。
A. D
B. T
C. RS
D. T
[单项选择]如果计数器的计数脉冲不是同时加到所有触发器的计数输入端，而只加到最低位触发器的计数输入端，其他各级触发器则由相邻的低位触发器来触发，这时计数器称为（）。
A. 同步计数器；
B. 异步计数器；
C. 可逆计数器；
D. 步计数器。
[单项选择]欲使JK触发器按工作，可使JK触发器的输入端（）。
A. J=K=1
B. J=Q，K=Q
C. J=K=0
D. J=1，K=0
[单项选择]触发器的时钟输入端处靠近方框的小圆圈表示该触发器（）。
A. 在J=O，K=0时置0
B. 在时钟上升沿时触发翻转
C. 在时钟输入时翻转为0
D. 在时钟下降沿时触发翻转
[单项选择]已知R、S是与门构成的基本RS触发器的输入端，则约束条件为（）。
A. RS＝0
B. R＋S=I
C. RS＝l
D. R＋S=0
[单项选择]已知R、S是或非门构成的基本RS触发器的输入端，则约束条件为（）。
A. RS＝0
B. R＋S=I
C. RS＝l
D. R＋S=0
[单项选择]用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。
A. 010和011
B. 010和001
C. 001和011
D. 000和111
[单项选择]用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。
A. 101和011
B. 011和111
C. 001和011
D. 000和111
[单项选择]基本RS触发器与时钟同步的RS触发器的主要区别在于（）
A. 当RS为不同取值组合时，它们触发的结果不同；
B. 基本RS触发器有不定状态，而时钟同步RS触发器没有不定状态；
C. 基本RS触发器的触发不需时钟的配合，而时钟同步RS触发器需要时钟的配合。
[多项选择]触发器是存储电路的基本元件，根据触发器时钟端的连接方式，把时序逻辑电路分为（）。
A. 同步时序电路
B. 组合逻辑电路
C. 触发器电路
D. 异步时序电路
[单项选择]由或非门组成的基本RS触发器，当RS为（）时，触发器处于不定状态。
A. 00
B. 01
C. 10
D. 11
[单项选择]由与非门组成的基本RS触发器，当RS为（）时，触发器处于不定状态。
A. 00
B. 01
C. 10
D. 11
[多项选择]基本RS触发器具有（）。
A. 置0
B. 置1
C. 保持记忆
D. 装态不定
[单项选择]基本置RS触发器的输入直接控制其输出状态，所以它不能被称为（）触发器。
A. 直接置1、清0
B. 直接置位、复位
C. 同步
D. 异步
[单项选择]R-S触发器的基本性质是（）。
A. 一个稳定状态
B. 两个稳定状态
C. 无稳定状态
D. 能自动翻转
[多项选择]根据电路结构形式的不同，触发器可分为维持阻塞触发器、CMOS边沿触发器和（）。
A. 基本RS触发器
B. 同步触发器
C. 主从触发器
D. JK触发器
[多项选择]基本RS触发器可用于（）。
A. 键盘输入
B. 开关消噪
C. 防抖动
D. 数据运算
