题目详情
当前位置:首页 > 职业培训考试
题目详情:
发布时间:2023-11-17 22:41:34

[简答题]
一个由高速缓冲存储器Cache与主存储器组成的二级存储系统。已知主存容量为1MB,按字节编址,缓存容量为32KB,采用组相联方式进行地址映射与变换,主存与缓存的每一块为64B,缓存共分8组。
写出主存与缓存的地址格式(标明各字段名称与位数)。

更多"一个由高速缓冲存储器Cache与主存储器组成的二级存储系统。已知主存容"的相关试题:

[简答题]
一个由高速缓冲存储器Cache与主存储器组成的二级存储系统。已知主存容量为1MB,按字节编址,缓存容量为32KB,采用组相联方式进行地址映射与变换,主存与缓存的每一块为64B,缓存共分8组。
假定Cache的存取周期为20μs,命中率为0.95,希望采用Cache后的加速比大于10。那么主存储器的存取速度应大于多少(访存时CPU同时访问Cache和主存,如Cache命中则中断主存访问)

[判断题]CPU中的高速缓冲存储器Cache,可以长期存放数据。
[填空题]高速缓冲存储器Cache是位于CPU和主存DRAM之间的小容量高速存储器,其采用的是 【10】 类型存储器。
[填空题]高速缓冲存储器Cache是位于CPU和主存DRAM之间的小容量高速存储器,其采用的是______类型存储器。
[填空题]高速缓冲存储器Cache的一个与效率有关的重要指标是 【12】
[简答题]一个由高速缓冲存储器与主存储器组成的二级存储系统,已知主存容量为1MB,缓存容量为32KB,采用组相联方式进行地址映射与变换,主存与缓存每一块为64B,缓存共分为8组。
(1)写出主存与缓存的地址格式(地址码长度及各字段名称与位数)。
(2)假定Cache的存取周期为20ns,命中率为0.95,希望采用Cache后的加速比大于10,那么要求主存储器的存取周期速度应大于多少
[单项选择]位于CPU与主存之间的高速缓冲存储器Cache用于存放部分主存数据的拷贝,主存地址与Cache地址之间的转换工作由()完成。
A. 硬件
B. 软件
C. 用户
D. 程序员
[单项选择]在CPU与主存之间设置高速缓冲存储器Cache的目的是为了______。
A. 扩大主存的存储容量
B. 提高CPU对主存的访问效率
C. 既扩大主存容量又提高存取速度
D. 提高外存储器的速度
[填空题]高速缓冲存储器Cache既可存在于 【6】 内部,也可配置在系统主机板上。

我来回答:

购买搜题卡查看答案
[会员特权] 开通VIP, 查看 全部题目答案
[会员特权] 享免全部广告特权
推荐91天
¥36.8
¥80元
31天
¥20.8
¥40元
365天
¥88.8
¥188元
请选择支付方式
  • 微信支付
  • 支付宝支付
点击支付即表示同意并接受了《购买须知》
立即支付 系统将自动为您注册账号
请使用微信扫码支付

订单号:

截图扫码使用小程序[完全免费查看答案]
请不要关闭本页面,支付完成后请点击【支付完成】按钮
恭喜您,购买搜题卡成功
重要提示:请拍照或截图保存账号密码!
我要搜题网官网:https://www.woyaosouti.com
我已记住账号密码