更多"在存储器译码电路中，对应于多个存储地址可以选中同一个存储字的片选控制方"的相关试题:
[单项选择]设存储器的地址线为20条，存储单元为字节，使用全译码方式组成存储器，该系统构成最大存储器容量需要64K×1位的存储器芯片的数量是( )。
A. 16片
B. 32片
C. 64片
D. 128片
[单项选择]设存储器的地址线有15条，存储单元为字节，采用2K×4位芯片，按全译码方法组成存储器，当该存储器被扩充成最大容量时，需要此种存储芯片的数量是( )。
A. 16片
B. 32片
C. 64片
D. 128片
[单项选择]设存储器的地址线有16条，存储单元为字节，采用2K芯片(4位)，按全译码方法组成存储器，问该存储器被扩充成最大容量时，需要此种存储器芯片数量是( )。
A. 16片
B. 32片
C. 64片
D. 128片
[单项选择]为了提高主存存取速度，常常采用多个存储体交叉的存储办法，此时存储体地址放在主存地址（）
A. 高位
B. 低位
C. 没有特殊要求
D. 用户指定
[单项选择]利用8K×8的存储器芯片构成32K x 16的存储器子系统,它们的片选信号通过译码器产生,则在译码器输入端至少需要（）位地址。
A. 2
B. 3
C. 4
D. 8
[单项选择]条码识读器通常由光源、接收装置、译码电路、计算机接口和______组成。
A. 发射装置
B. 数据库
C. 光电转换部件
D. 天线
[单项选择]使用动态存储器件的存储电路必须有（）。
A. 数据
B. 地址
C. 校验电路
D. 刷新电路
[单项选择]为保持存储信息不丢失，在动态存储器件的存储电路中必须有些 (22) 。
A. 数据
B. 地址
C. 校验电路
D. 刷新电路
[填空题]DDR SDRAM是对标准SDRAM的改进，其基本原理是利用存储器总线时钟的上升沿与下降沿在同一个时钟内实现两次数据传送，DDR SDRAM中第一个英文字母 D是英文单词 【10】 的缩写。
[单项选择]在1K×8位的存储器芯片中，采用双译码方式，译码器的输出信号有______条。
A. 1024
B. 64
C. 32
D. 10
[填空题]利用存储器总线时钟的上升沿与下降沿在同一个时钟内实现两次数据传送的 SDRAM，常被称为（）SDRAM。
[单项选择]字符串采用链表存储方式时，每个结点存储多个字符有助于提高存储密度。若采用结点大小相同的链表存储串，在串比较、求子串、串连接、串替换等串的基本运算中，（）。
A. 进行串的比较运算最不方便
B. 进行求子串运算最不方便
C. 进行串连接最不方便
D. 进行串替换最不方便
[单项选择]一个数组的第一个元素的存储地址是100，每个元素占2个存储单元，则第5个元素的存储地址是( )
A. 110
B. 108
C. 100
D. 120
[单项选择]下面是有关DRAM和SRAM存储器芯片的叙述，
①SRAM比DRAM存储电路简单 ②SRAM比DRAM成本高
③SRAM比DRAM速度快 ④SRAM需要刷新，DRAM不需要刷新
其中哪两个叙述是错误的
A. ①和②
B. ②和③
C. ③和④
D. ①和④
