更多"80386有4个总线周期定义信号，分别为W/R、D/C、M/IO和LO"的相关试题:
[单项选择]80386有4个总线周期定义信号分别为W/R、D/C、M/IO和LOCK，其中前3个是主要的总线周期定义信号，在I/O写周期，各总线周期定义信号为( )。
A. W/R=H低电平，D/C=H高电平，M/IO=H高电平
B. W/R=L低电平，D/C=H高电平，M/IO=L低电平
C. W/R=H高电平，D/C=H低电平，M/IO=L高电平
D. W/R=H低电平，D/C=L低电平，M/IO=H高电平
[单项选择]80386有4个总线周期定义信号，分别为W/R、D/C、M/IO和LOCK；其中前3个是主要的总线周期定义信号在存储器数据读取周期，各总线周期定义信号为( )。
A. W/R=L低电平，D/C=H高电平，M/IO=H高电平
B. W/R=L低电平，D/C=H高电平，M/IO=L低电平
C. W/R=H高电平，D/C=L低电平，M/IO=H高电平
D. W/R=L低电平，D/C=L低电平，M/IO=H高电平
[单项选择]基本总线周期划分为T1、T2、T3和T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在T2开始时产生，T4开始时结束，则访问存储器地址信号的发生应在( )状态。
A. T4状态
B. T3状态
C. T2状态
D. T1状态
[单项选择]假设某CPU的基本总线周期有4个状态，分别为T1、T2、T3、T4。系统规定，在 T2开始时发读写命令，在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要，必须在原4个状态中，固定插入一个等待状态Tw，则Tw应插在( )。
A. T1之前
B. T1之后T2之前
C. T3之后T4之前
D. T4之后
[单项选择]在8086／8088中，一个最基本的总线周期由四个时钟周期(T状态)组成，在T3状态，CPU在总线发出______信息。
A. 时钟
B. 状态
C. 地址
D. 数据
[单选题]计算机系统中,若总线的数据线宽度为16位,总线的工作频率为133MHZ,每个总线周期传输一次数据,则总线带宽为().
A.133MB/S
B.2128MB/SC
C.266MB/S
D.16MB/S
[单项选择]Pentium 微处理器的突发式存储器读/写总线周期包含( )CPU时钟周期。
A. 2个
B. 3个
C. 4个
D. 5个
[单项选择]Pentium微处理器的每个突发式总线周期传送多少数据？（）
A. 4个字节
B. 8个字节
C. 16个字节
D. 32个字节
[判断题]重联总线模块能够实现模拟总线信号、CAN总线、485总线的接入。
A.正确
B.错误
[单项选择]某总线有104根信号线，其中数据总线(DB)32根。若总线工作频率为33MHz，则其理论最大传输速率为 (24) 。(注：本题答案中的B表示Byte)
A. 33MBps
B. 64MBps
C. 132MBps
D. 164MBps
[单项选择]若处理器的时钟频率为500MHz，每4个时钟周期组成一个计算机周期，执行一条指令平均需要3个机器周期，则该处理器的平均执行速度约为 (4) MIPS。
A. 24
B. 33
C. 42
D. 50
[单项选择]有些文献按下式定义总线数据传输速率
Q=WX+F/N
式中Q为总线数据传输率；W为总线数据宽度(总线位宽用)；F为总线工作频率；N为完成一次数据传送所需的总线时钟周期个数。
当总线位宽为16位，总线工作频率为8MHz，完成一次数据传送需2个总线时钟周期时，总线数据传输速率Q应为( )。
A. 16MB/s
B. 8MB/s
C. 16MB/s
D. 8MB/s
[单项选择]在现行PC机中，采用DMA从源地址传输数据到目的地址时，需要执行的DMA总线周期是( )。
A. 4个
B. 3个
C. 2个
D. 1个
[单项选择]系统总线上传输的信号分三类，不包括
A. 数据信号
B. 地址信号
C. 中断信号
D. 控制信号．
