更多"假设某CPU的一个总线周期为50ns,时钟周期为2ns,所访问的主存的"的相关试题:
[单项选择]假设某CPU的一个总线周期为50ns,时钟周期为2ns,所访问的主存的存取速度为 60ns,为了正确读出内存中的指令和数据,须在总线周期中插入的等待状态个数是______。
A. 20个
B. 10个
C. 5个
D. 1个
[单项选择]假设某CPU的时钟周期为5ns,所访问的主存的存取周期为60ns,为了正确读出主存中的指令和数据,还需在总线周期中插入两个等待状态,则此CPU的总线周期应该为( )。
A. 10ns
B. 20ns
C. 40ns
D. 50ns
[单项选择]假设某CPU的基本总线周期有4个状态,分别为T1、T2、T3、T4。系统规定,在
T2开始时发读写命令,在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要,必须在原4个状态中,固定插入一个等待状态Tw,则Tw应插在(
)。
A. T1之前
B. T1之后T2之前
C. T3之后T4之前
D. T4之后
[单项选择]假设某系统总线在一个总线周期中并行传输4字节信息,一个总线周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是( )。
A. 10MB/s
B. 20MB/s
C. 40MB/s
D. 80MB/s
[单项选择]假设某CPU的基本总线周期有4个状态,分别为T1、T2、T3、T4。系统规定,在T2开始时发读写命令,在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要,必须在原4个状态中,固定插入一个等待状态TW,则TW应插在______。
A. T1之前
B. T1之后T2之前
C. T3之后T4之前
D. T4之后
[单项选择]假设某CPU的基本总线周期有4个状态,分别为T1、T2、T3、T4。系统规定,在 T2开始时发读写命令,在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要,必须在原4个状态中,固定插入一个等待状态Tw,则Tw应插在( )。
A. T1之前
B. T1之后T2之前
C. T3之后T4之前
D. T4之后