更多"关于Cache（高速缓冲存储器）的说法中，错误的是（ ）。"的相关试题:
[单项选择]以下关于Cache（高速缓冲存储器）的描述， （ ） 是错误的。
A. 在体系结构上，Cache存储器位于主存与CPU 之间
B. Cache存储器存储的内容是主存部分内容的拷贝
C. 使用Cache存储器并不能扩大主存的容量
D. Cache的命中率只与其容量相关
[单项选择]有关高速缓冲存储器Cache．的说法正确的是( )。
A. 只能在CPU以外
B. CPU内外都可设置Cache
C. 只能在CPU以内
D. 若存在Cache，CPU就不能再访问内存
[单项选择]下面关于Cache（高速缓冲存储器）的叙述，“（）”是错误的。
A. 在体系结构上，Cache 存储器位于主存与CPU 之间
B. Cache 存储器存储的内容是主存部分内容的拷贝
C. 使用Cache 存储器并不能扩大主存的容量
D. Cache 的命中率只与其容量相关
[单项选择]高速缓冲存储器Cache 一般采取( )。
A. 随机存取方式
B. 顺序存取方式
C. 半顺序存取方式
D. 只读不写方式
[单项选择]配置高速缓冲存储器(Cache)是为了解决
A. 内存与辅助存储器之间速度不匹配问题
B. CPU与辅助存储器之间速度不匹配问题
C. CPU与内存储器之间速度不匹配问题
D. 主机与外设之间速度不匹配问题
[单项选择]高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。
A. PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了即降低成本又提高系统性能的目的
B. CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态
C. CPU访问CaChe“未命中”时，信息需从主存(DRA传送到CPU，这时CPU要插入等待状态
D. L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率
[单项选择]高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是______。
A. PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，达到了既降低成本又提高系统性能的目的
B. CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态
C. L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率
D. CPU访问Cache“未命中”时，信息需从主存(DRA传送到CPU，这时CPU要插入等待状态
[单项选择]主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是（）。
A. 解决CPU、主存速度匹配
B. 增加CPU通用寄存器数量
C. 扩大主存容量
D. 扩大主存容量和增加CPU通用寄存器数量
[单项选择]高速缓冲存储器(Cache)的存取速度( )。
A. 比内存慢，比外存快
B. 比内存慢，比内部寄存器快
C. 比内存快，比内部寄存器慢
D. 比内存和内部寄存器都慢
